AMD Zen 6 apžvalga

Nuoseklus gidas apie architektūrinius pokyčius, gamybos naujoves ir rinkos perspektyvas: kodėl „Zen 6“ žymi naują skaičiavimo etapą ir kaip AMD planuoja stiprinti pozicijas procesorių rinkoje.

„Zen 6“ (Morpheus) – ne tik evoliucija, bet ir iš esmės perkurta architektūra

Išmaniųjų technologijų ir kompiuterinės aparatinės įrangos (angl. hardware) rinka nuolat kinta, tačiau naujos kartos mikroarchitektūros pasirodymas visada svarbus įvykis. „AMD Zen 6“ (kodiniu pavadinimu Morpheus) nėra tik dar vienas žingsnis po „Zen 5“ – tai iš esmės perkurta architektūra, orientuota į masinį lygiagretųjį skaičiavimą (angl. parallel computing), gerokai didesnį branduolių skaičių ir dirbtinio intelekto (AI) funkcijas tiesiai procesoriaus branduolyje.

Nors oficialus plataus vartojimo „Ryzen“ procesorių debiutas dėl pramonės tiekimo iššūkių numatomas 2026 m. pabaigoje arba 2027 m. pradžioje (pvz., per CES 2027), serveriams skirti „EPYC“ lustai ir inžineriniai dokumentai jau dabar gana aiškiai rodo, kokį technologinį šuolį paruošė AMD. Šioje apžvalgoje išsamiai aptarsime pagrindinius „Zen 6“ architektūrinius sprendimus, naujoves ir būsimus produktus.

2nm litografija ir nauja lustelių (chiplet) strategija

„Zen 6“ dizainas grindžiamas sudėtinga lustelių (angl. chiplet) architektūra, kurioje AMD taiko vadinamąją split-node strategy (padalyto gamybos proceso strategiją). Tai padeda sumažinti gamybos sąnaudas ir pasiekti maksimalų našumą ten, kur jo reikia labiausiai.

TSMC 2nm ir 3nm litografija

• CCD (Core Complex Die): Skaičiavimo branduolių blokai bus gaminami naudojant pažangiausią „TSMC 2nm“ (N2P) technologiją. Dėl to procesorius naudos energiją taupiau (angl. power efficiency) ir pasieks didesnius taktinius dažnius (angl. clock speeds).
• IOD (I/O Die): Įvesties ir išvesties valdiklis pereina prie „TSMC 3nm“ (N3P) arba N4 proceso. Jame bus integruotas atnaujintas DDR5 (ir galbūt ankstyvas DDR6) atminties valdiklis ir PCIe Gen 6 palaikymas, kuris dvigubai padidins duomenų pralaidumą.

12 branduolių CCD ir spartinančioji atmintis

Vienas didžiausių pokyčių – AMD atsisako nuo pat „Zen 3“ laikų naudoto 8 branduolių dizaino viename CCD. „Zen 6“ architektūroje viename CCD tilps net 12 branduolių. Kad būtų išlaikytas optimalus atminties ir branduolių santykis, L3 talpykla (angl. L3 cache) didinama iki 48 MB vienam CCD. Kaip įprasta, žaidėjams skirti X3D modeliai naudos 3D V-Cache technologiją, leidžiančią L3 talpyklą išplėsti iki beveik 300 MB sudėtingiausiose konfigūracijose.

Vidinė branduolio struktūra ir instrukcijų vykdymas

Nutekėję inžineriniai „Zen 6“ dokumentai atskleidžia, kad AMD inžinieriai iš naujo suprojektavo paties branduolio logiką:

• 8-wide Dispatch Engine: Išplėstas instrukcijų paskirstymo variklis leidžia procesoriui vieno takto metu apdoroti daugiau instrukcijų. Tai tiesiogiai lemia aukštesnį IPC (angl. Instructions Per Clock) rodikliu.
• Visiškas 512-bit vektorių palaikymas: Skirtingai nei ankstesnėse kartose, kur AVX-512 instrukcijos buvo vykdomos per du 256-bitų ciklus, „Zen 6“ turės natyvų 512-bitų vykdymą (angl. execution), apimantį FP64, FP32, FP16 ir BF16 duomenų formatus.
• Segmentuoti sveikųjų skaičių planuokliai: Dokumentuose užsimenama apie šešis atskirus integer scheduler domenus. Tai reiškia, kad vietoj vieno didelio bloko procesorius turės paskirstytus išteklius, kurie mažina vėlavimą (angl. latency) ir „spūstis“ atliekant sudėtingus skaičiavimus.

AI skaičiavimai tiesiog CPU branduolio viduje

Jei iki šiol AI užduotis daugiausia atliko atskiri NPU (angl. Neural Processing Unit) moduliai arba vaizdo plokštės (GPU), su „Zen 6“ AMD integruoja dirbtinį intelektą tiesiai į centrinį procesorių.

• Tiesioginis FP16 palaikymas: FP16 (pusės tikslumo slankiojo kablelio skaičiai) formatas yra AI išvesties (angl. AI inference) standartas. Oficialiai įdiegtas FP16 vykdymas reiškia, kad „Zen 6“ gali net dvigubai greičiau apdoroti mažo tikslumo neuroninių tinklų užduotis be NPU pagalbos.
• Atminties profiliavimas (Memory Profiler IBS): Kadangi AI užduotys labai priklauso nuo atminties pralaidumo, „Zen 6“ suteikia programuotojams naujus įrankius (IBS įvykius), leidžiančius realiuoju laiku stebėti atminties vėlavimus ir optimizuoti kodo vykdymą.

Nuo „Ryzen 10000“ staliniams kompiuteriams iki 256 branduolių „EPYC“

Architektūra bus pritaikyta visuose rinkos segmentuose:

1. Staliniai kompiuteriai – „Ryzen 10000“ (Olympic Ridge): Dėl naujojo 12 branduolių CCD flagmanai turės net 24 branduolius (2 CCD x 12), o biudžetiniai modeliai prasidės nuo 6 arba 8 branduolių.
2. Serveriai ir duomenų centrai – „EPYC“ (Venice): Su kompaktiškais „Zen 6c“ branduoliais didžiausi serverių lustai turės iki 256 branduolių / 512 gijų viename procesoriuje. Tai ypač svarbu didžiausiems (angl. hyperscale) debesijos paslaugų teikėjams.
3. Nešiojamieji kompiuteriai – APU (Medusa Point): Mobiliuosiuose procesoriuose „Zen 6“ branduoliai bus sujungti su naujos kartos RDNA grafika ir dar galingesniu XDNA dirbtinio intelekto varikliu.

Gamybos terminai ir konkurencinė dinamika

Nepaisant įspūdingų specifikacijų, AMD neskuba. Dėl didelių DDR5 atminties kainų ir pramonės tiekimo grandinės trikdžių (pirmiausia – ribotų „TSMC 2nm“ gamybos pajėgumų), masinis „Olympic Ridge“ stalinių procesorių išleidimas buvo nukeltas į 2026 m. pabaigą arba CES 2027 (sausio mėn.). Pirmieji „Zen 6“ lustai (2026 m. antroje pusėje) greičiausiai pasieks tik prioritetinius verslo (Enterprise) ir serverių klientus.

Tai reiškia, kad pirkėjų laukia ilgas perėjimo laikotarpis, kurio metu „Zen 5“ išliks pagrindiniu pasirinkimu, o „Zen 6“ taps aukščiausios klasės (enthusiast) segmentu.

Pramonės analizė ir techniniai dokumentai

• Tom’s Hardware (2025–2026 m.): 8-wide dispatch variklio ir 2nm gamybos proceso analizė.
• TechPowerUp: Informacija apie CCD architektūros plėtrą iki 12 branduolių ir 48 MB L3 talpyklos.
• Wccftech: Duomenys iš AMD Financial Analyst Day apie „Morpheus“ branduolių specifikacijas.